深圳FPGA培訓(xùn)課程

【課程簡(jiǎn)介】

CPLD，F(xiàn)PGA在現(xiàn)代電子產(chǎn)品設(shè)計(jì)中越來(lái)越重要，傳統(tǒng)的系統(tǒng)設(shè)計(jì)方式總是令系統(tǒng)工程師捉襟見(jiàn)肘，比如視頻采集，視頻拼接，機(jī)器視覺(jué)，工業(yè)精確控制等等。同時(shí)也是ASIC 設(shè)計(jì)的主要前期驗(yàn)證途徑，隨著CPLD,FPGA芯片價(jià)格的下降，數(shù)字系統(tǒng)加入CPLD,FPGA設(shè)計(jì)成為系統(tǒng)工程師設(shè)計(jì)的重要設(shè)計(jì)手段，隨著產(chǎn)品功能多樣化需求的延伸，采用這一方法必將成為一種設(shè)計(jì)趨勢(shì)，CPLD,FPGA設(shè)計(jì)系統(tǒng)更能體現(xiàn)產(chǎn)品的核心競(jìng)爭(zhēng)優(yōu)勢(shì)，主要體現(xiàn)在產(chǎn)品功能差異化，知識(shí)產(chǎn)權(quán)保密性，系統(tǒng)穩(wěn)定性等諸多方面。我們知道CPLD,FPGA 其內(nèi)部被定制的是硬件電路，其實(shí)時(shí)性，穩(wěn)定性，速度等，在有些應(yīng)用領(lǐng)域是軟件無(wú)法比擬的。

【學(xué)校概況】

LAYOUT工程師前景好，基礎(chǔ)崗位需求大，是電子行業(yè)的朝陽(yáng)職業(yè)。培瑞設(shè)計(jì)秉承科技、敬業(yè)、樹(shù)人、勤奮、夢(mèng)想的信念與精神，打造專業(yè)的PCB設(shè)計(jì)人才，力求務(wù)實(shí)，為廣大求學(xué)者提供優(yōu)質(zhì)的教學(xué)服務(wù)。堅(jiān)持業(yè)余教育正規(guī)化的原則，不斷完善，不斷自省，力求項(xiàng)目的精品化與專一性。配備優(yōu)質(zhì)的師資力量，良好的教學(xué)場(chǎng)地、器材及電腦，堅(jiān)持用優(yōu)質(zhì)的性價(jià)比為社會(huì)為學(xué)員提供更優(yōu)質(zhì)的服務(wù)。專業(yè)的經(jīng)驗(yàn)教學(xué)結(jié)合理論與實(shí)際操作的結(jié)合讓學(xué)員在短快時(shí)間內(nèi)達(dá)到專來(lái)工程師的素養(yǎng)，在工作中可獨(dú)擋一面。

【主干課程】

階段的課程主要幫助學(xué)員了解FPGA系統(tǒng)設(shè)計(jì)的基礎(chǔ)知識(shí)，工欲善其事，必先利其器。掌握FPGA小系統(tǒng)硬件電路設(shè)計(jì)方法，學(xué)會(huì)運(yùn)用Quartus II EDA工具，Modelsim來(lái)完成FPGA的設(shè)計(jì)，驗(yàn)證。即設(shè)計(jì)方法學(xué)。在這個(gè)階段主要是讓學(xué)員了解工具，怎樣使用這些工具借助數(shù)字電路描述語(yǔ)言，描述不同的Module。為后面的HDL語(yǔ)言入門打好基礎(chǔ)。

1.可編程邏輯設(shè)計(jì)技術(shù)簡(jiǎn)介

2.現(xiàn)代可編程邏輯設(shè)計(jì)技術(shù)特性，它能為我們做什么？

3.可編程邏輯器件硬件上的四大發(fā)展趨勢(shì)

4.EDA工具設(shè)計(jì)方法及發(fā)展趨勢(shì)

5.FPGA的設(shè)計(jì)流程

6.FPGA的常用開(kāi)發(fā)工具，Altera  Quartus II 使用

7.數(shù)字電路仿真工具M(jìn)odelsim 使用。

7.CPLD,FPGA其內(nèi)部基本結(jié)構(gòu)

8.主流低成本CPLD,MAX 系列，F(xiàn)PGA Cyclone系列介紹，硬件選型

第二階段的課程主要幫助學(xué)員了解數(shù)字電路Verilog HDL 語(yǔ)言基礎(chǔ)。數(shù)字電路描述語(yǔ)言包含二個(gè)子集，即可綜合的語(yǔ)法子集，和仿真語(yǔ)法子集。通過(guò)實(shí)例讓學(xué)員掌握這二個(gè)子集的應(yīng)用是數(shù)字電路系統(tǒng)描述的基石。

1.Verilog HDL語(yǔ)言簡(jiǎn)介

2.Verilog HDL語(yǔ)言邏輯系統(tǒng)

3.Verilog HDL操作數(shù)和操作符

4.Verilog HDL循環(huán)語(yǔ)句，選擇結(jié)構(gòu)，和分配結(jié)構(gòu)

5.Verilog HDL語(yǔ)言的數(shù)據(jù)類型和運(yùn)算符

6.Verilog HDL語(yǔ)言的賦值語(yǔ)句和塊語(yǔ)句，阻塞和非阻塞賦值語(yǔ)句

7.Verilog HDL語(yǔ)言的條件語(yǔ)句，包括IF語(yǔ)句和CASE語(yǔ)句的典型應(yīng)用

8.Verilog HDL語(yǔ)言的其他常用語(yǔ)句，及其實(shí)例使用

9.Verilog HDL語(yǔ)言實(shí)現(xiàn)組合邏輯電路

10.Verilog HDL語(yǔ)言實(shí)現(xiàn)時(shí)序邏輯電路

11. Verilog HDL 實(shí)現(xiàn)順序操作的重要手段狀態(tài)機(jī)的設(shè)計(jì)

12. TASK和FUNCTION語(yǔ)句的應(yīng)用場(chǎng)合

13. Verilog HDL語(yǔ)法結(jié)構(gòu)－任務(wù)（TASK）

14. Verilog HDL語(yǔ)法結(jié)構(gòu)－任務(wù)（FUNCTION）

15. 有限狀態(tài)機(jī)(FSM)的設(shè)計(jì)原理及其怎樣優(yōu)化設(shè)計(jì)

16. 邏輯綜合的原則以及可綜合的代碼設(shè)計(jì)風(fēng)格

第三階段的課程主要幫助學(xué)員了解Altera公司的NIOS II FPGA 軟核處理器。

1. 基于FPGA的SOPC系統(tǒng)組成原理和典型方案

2. Altera公司的NIOS II 解決方案

3. 基于NIOS II的硬件系統(tǒng)設(shè)計(jì)流程 ，工具SOPC Builder , Qsys的使用

4. 基于NIOS II的軟件系統(tǒng)設(shè)計(jì)流程 ，工具Eclipse 的使用

5. 基于NIOS II的軟件系統(tǒng)調(diào)試方法

6.Alter的IP工具

7.IP的概念、Alter的IP

8.Alter可提供的IP

9. Alter IP在設(shè)計(jì)中的作用

10.使用Alter的基本宏功能

11.定制基本的宏功能

12.實(shí)現(xiàn)基本宏功能

13.設(shè)計(jì)實(shí)例

14.使用Alter的IP核

15.定制IP核

16.實(shí)現(xiàn)IP核

17.設(shè)計(jì)實(shí)例

第四階段的課程主要是真槍實(shí)彈，輔導(dǎo)學(xué)員自己獨(dú)立主導(dǎo)完成做一個(gè)項(xiàng)目，學(xué)員也可以提出在工作中的一個(gè)應(yīng)用解決方案，作為實(shí)訓(xùn)，也可能是教學(xué)安排的基于FPGA 視頻播放系統(tǒng)的設(shè)計(jì)實(shí)例，來(lái)檢驗(yàn)整個(gè)課程的所學(xué)。

【教學(xué)方式】

教學(xué)采用開(kāi)始集體討論上一節(jié)課的學(xué)員疑問(wèn)，做到問(wèn)題不堆積，短的時(shí)間消化。接著是新的課程理論，代碼講解。隨后是課堂練習(xí)，后是老師讓學(xué)員回家需要完整的練習(xí)。為整個(gè)課程量身設(shè)計(jì)的FPGA 開(kāi)發(fā)板**每位學(xué)員人手一套，方便學(xué)員課上，課后回家都可以隨時(shí)練習(xí)，做到真刀真槍的強(qiáng)化訓(xùn)練。

每期班級(jí)均采用小班授課（6-8）人，多的學(xué)員下期學(xué)習(xí)。20%理論+80%實(shí)戰(zhàn)實(shí)踐，學(xué)習(xí)的過(guò)程中，有一位學(xué)習(xí)組長(zhǎng)透過(guò)QQ，電子郵件收集學(xué)員的問(wèn)題，負(fù)責(zé)總結(jié)，學(xué)員還可以通過(guò)QQ群分享上期學(xué)員老師討論過(guò)的問(wèn)題，做到先自己解決問(wèn)題，以培養(yǎng)學(xué)員獨(dú)立解決問(wèn)題的能力。

提供一年的的免費(fèi)技術(shù)支持服務(wù)，讓學(xué)員在工作中仍然能得到老師的項(xiàng)目指導(dǎo)，（僅僅限于問(wèn)題的解決方法）。

學(xué)員可以享受免費(fèi)的推薦就業(yè)機(jī)會(huì)！

【課時(shí)設(shè)置】

周末班：上午9：30---15：00  下午：15：00----19：30

晚班：19：00---21：30

【師資力量】

主講丁老師，10年電子產(chǎn)品系統(tǒng)設(shè)計(jì)經(jīng)驗(yàn)，工程師，精通數(shù)字，模擬電路，6年FPGA系統(tǒng)級(jí)設(shè)計(jì)經(jīng)驗(yàn)，曾任職深圳市多家外資企業(yè)產(chǎn)品系統(tǒng)設(shè)計(jì)，對(duì)高速電路，系統(tǒng)EMI 有豐富的經(jīng)驗(yàn)，做過(guò)的系統(tǒng)包括：LED亮化工程控制器系統(tǒng)，多媒體教育系統(tǒng)（DTS）音視頻采集，錄播系統(tǒng)。汽車混合動(dòng)力系統(tǒng)控制，工業(yè)精確控制系統(tǒng)。

【收費(fèi)標(biāo)準(zhǔn)】

5600元。

【教學(xué)環(huán)境】

【培訓(xùn)前景】

怎樣才能快速進(jìn)入白領(lǐng)階層，如果是一名普通的員工，怎樣改變自己現(xiàn)狀？

2003年，中國(guó)印制電路銷售收入超過(guò)60億美元，成為世界第二大印制電路生產(chǎn)大國(guó)，2006年中國(guó)PCB產(chǎn)值已超過(guò)120億美元全國(guó)十幾萬(wàn)電子、電器生產(chǎn)企業(yè)，Layout工程師的需求估計(jì)在30萬(wàn)以上。現(xiàn)代電子技術(shù)的高速發(fā)展，電子線路日趨龐大和復(fù)雜，電子線路輔助設(shè)計(jì)也同步快速發(fā)展，ALLEGRO高速設(shè)計(jì)工程師的職位需求大，前景好，只要夠堅(jiān)定，夠刻苦，來(lái)到培瑞拿高薪不再是夢(mèng)想！